LA 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian kali ini kita menggunakan Modul d'Lorenzo dimana kondisinya yaitu :

• Input B0 kita sambungkan ke input R pada J-K Flip Flop
• Input B1 kita sambungkan ke input S pada J-K Flip Flop
• Input B2 kita sambungkan ke input CLK pada J-K Flip Flop
• Kaki J dan K kita sambungkan ke VCC

lalu kita hubungkan VCC dan ground agar rangkaian agar ada power yang menjalankan rangkaian.

• Pada rangkaian kali ini, kita akan membuat T Flip Flop dimana T Flip Flop adalah rangkaian J-K Flip Flop dimana input J dan K nya bernilai sama yaitu 1 sehingga dikatakan T aktif.
• Pada rangkaian terdapat switch, vcc, J-K flipflop, dan juga logicprobe.
• Pertama kita lihat kaki S dan R pada J-K Flipflop karena kaki S dan R adalah prioritas. Pada gambar terlihat bahwa pada input S dan K bernilai 1 sedangkan syarat kaki S dan R akan dikatakan aktif apabila inputannya bernilai 0 karena kaki S dan R bersifat active low, maka karena S dan R bernilai 1 maka dapat diabaikan dan kita fokuskan kepada kaki J, K, dan CLK
• Disini T aktif karena nilai J dan K bernilai 1. Keadaan toggle sendiri adalah keadaan dimana nilai outputnya akan selalu berubah ubah ketika kita berikan trigger pada clock. Disini kaki clock sendiri bersifat active low sehingga jika ingin membuat CLK aktif, maka kita akan memberikan trigger falltime pada kaki input CLK
• Setiap input CLK kita trigger dengan falltime, maka output dari rangkaian akan berubah berlawanan dengan keadaan sebelumnya.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Bagaimana pengaruh input R-S pada output 

T fli[[ flop jika R S berlogika 0 maka keadaan toogl tidak terjadi dan jika berlogika 1 maka menybabkan kondisi toogle

2. Jelaskan apa itu kondisi toogle dan bagaimana cara data masuk saat kondisi toggle

kondisi dimana outputnya berubah ubah dimana output berkebalikan dengan input, data masuk dapat dilihat dari logika input jika berlogika 1 maka outputnya toogle

7. Link Download [Kembali]

Video Rangkaian download

Download Datasheet download

Download HTML download