LA 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian kali ini kita menggunakan Modul d'Lorenzo dimana kondisinya yaitu :

• Input B0 kita sambungkan ke input R pada J-K dan D Flip Flop
• Input B1 kita sambungkan ke input S pada J-K dan D Flip Flop
• Input B2 kita sambungkan ke input J pada J-K Flip Flop
• Input B3 kita sambungkan ke input CLK pada J-K Flip Flop
• Input B4 kita sambungkan ke input K pada J-K Flip Flop
• Input B5 kita sambungkan ke input D pada D Flip Flop
• Input B6 kita sambungkan ke input CLK pada D Flip Flop

lalu kita hubungkan VCC dan ground agar rangkaian agar ada power yang menjalankan rangkaian. 

• D Flip Flop

        Pada rangkaian D flip flop seperti pada gambar, kita lihat dahulu inputan S dan R nya karena itu adalah prioritas input. Input S dan R sendiri bersifat active low sehingga akan aktif apabila diberikan inputan 0, namun pada kondisi kali ini nilai input yang kita masukkan adalah 1 sehingga input S dan R dapat kita abaikan dan kita memperhatikan inputan dari kaki D dan clock. Dan outputnya akan mengikuti tabel kebenaran D Flip Flop

• J-K Flip Flop

        Pada rangkaian J-K flip flop seperti pada gambar, kita lihat dahulu inputan S dan R nya karena itu adalah prioritas input. Input S dan R sendiri bersifat active low sehingga akan aktif apabila diberikan inputan 0, namun pada kondisi kali ini nilai input yang kita masukkan adalah 1 sehingga input S dan R dapat kita abaikan dan kita memperhatikan inputan dari kaki J, K dan clock.Dan outputnya akan mengikuti tabel kebenaran D Flip Flop

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Jelaskan kondisi don't care dan jelaskan kenapa itu terjadi

kondisi dont care merupakan situasi input pada rangkaian tidak berpengaruh terhadap output, hal ini terjadi saat menganalisi rangkaian logika tidak membutuhkan output yang tepat dalam semua kondisi input

2. Apa yang mempengaruhi output J-K Flip flop dan D Flip flop (kapan kondisi output J-K Flip flop dan D Flip flop berlogika 1)

input R S yang dapat mempengaruhi output JK dan D flip flop, jika R S berlogika nol maka JK dan D tidak berpengaruh tetapi jika outputnya satu 

JK flip flop berlogika satu apabila saat S=0 R=1 dan S=1 R=0

7. Link Download [Kembali]

Video percobaan download

File Rangkaian download

File HTML download

data sheet D flip flop download

data sheet JK flip flop download